전체 글 (16) 썸네일형 리스트형 PCIe IP 생성 Kintex Ultra Scale 기준. 1. 2. 3. 4. 5. 6. 7. VIVADO 에서 Digilent Cable을 2개 이상 연결시 FPGA down load VIVADO 에서 HW manager 를 열면 보통 1 project 와 1개의 down load cable 이 연결되는 것이 일반적인데, 2개 이상 연결되어 있다면 각 각 따로 따로 제어 할 수 있다. 만약 보드상의 전원을 off 했다고 on 하거나 또는 두개중 하나의 케이블이 연결되어 있다면 cable refresh 상에서 cable를 따로 선택해서 해주어야 한다. 그림에서 보면 케이블 단위로 클릭 후 마우스 우측 버튼을 클릭하면 서브 메뉴가 뜨는데, 케이블 단위면 Refresh Target으로 뜨고 상위 텝을 클릭하면 Refresh Server로 표기된다. 만약 어느 하나라도 연결이 되지 않은 상태에서 Refresh Server를 하면 Error가 나는데 이경우는 연결된 부분에서면 refresh t.. VIVADO XDC Timing Clock Async. 지정 2개 이상의 Clock Domain Crossing 이 존재 할 경우 이들이 서로간 타이밍 정의 가 필요 없으면 Async. Path를 지정해서 timing error 및 PnR 시간을 줄일 수 있다. 먼저 합성 후 좌측 패널에서 하위 메뉴를 열면 메뉴중에 Report Clock Interlaction 메뉴가 있는데 이를 선택한다. 그러면 친철하게 현재 디자인 중인 프로젝트의 클럭간 관계가 나온다. 이중에서 정의가 안되 있으면 위처럼 붉은색으로 표시가 되는데 여기서 마우스 우측 버튼을 누른다. (여기서 붉은색은 X축과 Y축의 Clock 간 domain crossing이 발생한다는 이야기 이다.) 메뉴중에 Set Clock Group을 선택한다. 그러면 그룹이름을 지정하라고 나오는데 1. 적당한 이름을 넣.. 이전 1 2 3 4 5 6 다음 목록 더보기
