Kintex UltraScale 제품의 경우 이전의 Virtex5 제품과 다르게 Time mode라는 것을 지원한다.
자기가 주변의 온도등을 고려해서 목표 값을 10ps 정도의 resolution을 유지한다는 것 인데,
이런 기능 때문인지 IODELAY Reference Clock이 Virtex5 제품과 다르다.
아래의 사양을 참고하자.
Virtex 5에선 Fref. 에 값을 DLL로 걸어서 IODELAY의 resolution이 결정 되었지만,
IODELAY resolution이 Kintex UltraScale에선 Fref.와 관계가 없음에 유의하자.
이것을 Time mode가 아닌 CNT_VAL 모드를 사용하더라도 마찬가지 이다. 표의 아래에 resolution이 2.5ps ~ 15ps 인 점을 항상 고려해야 한다. (한마디로 그때그때 다르므로 절대치로 설계 하지 말라는 뜻인듯...)
위의 데이터 시트를 보면 알 수 있듯이 resolution과 주파수의 상관 관계에 대한 언급이 없다.
또한 ODDR, IDDR을 사용한다면, Tminper_clk 사양에 주의 해야 한다.
무슨말이냐 하면,
ODDR + IDDR + IODELAY 구성을 원한다면, 이들 간의 구성에 있어서 Xilinx 제품은 Clock domain이 일치 해야 한다.
따라서 ODDR / IDDR 구성시 디자인 하는 Fmax가 Tminper_clk 의 사양을 넘으면 안된다는 말이다.
만약 이 주파수를 넘어야 한다면 SERDES 구조로 가야 한다.
'Xilinx FPGA' 카테고리의 다른 글
PCIe IP 생성 (0) | 2020.12.07 |
---|---|
VIVADO 에서 Digilent Cable을 2개 이상 연결시 FPGA down load (0) | 2020.09.23 |
VIVADO XDC Timing Clock Async. 지정 (0) | 2020.09.18 |
VIVADO Tool Input Timing constraint (0) | 2020.09.18 |
Kintex UltraScale 에서 SERDES 사용시 고려사항 (0) | 2020.09.02 |